CoWoP 或成未来封装路线，mSAP 成为核心工艺
思瀚产业研究院    2025-08-22

在半导体封装领域，随着单芯片制造逼近物理极限，通过先进封装技术整合多颗芯片成为提升性能的新方向。CoWoS 和 CoWoP 就是两类高性能互连解决方案，具备提升带宽、降低延迟与增强设计灵活性的能力，广泛应用于 AI、HPC 和服务器领域。

CoWoS （Chip-on-Wafer-on-Substrate）是由台积电（TSMC）主导开发的一项传统封装技术，其核心思想是将多个裸芯片（例如 SoC 与 HBM）通过微凸点固定在硅中介层（Interposer）上，再整体贴装到有机封装基板（Substrate）上，从而实现高带宽、低延迟的多芯片集成。这一方案广泛应用于高性能计算、人工智能加速器和网络处理器中。

CoWoP （Chip-on-Wafer-on-PCB）作为一种新一代先进封装技术，可视为 CoWoS 的进一步演进，该封装方式最显著的变化就是取消载板（Substrate），interposer 直接搭载至 PCB 上。凭借更大的封装尺寸与更高的互连密度，CoWoP能够满足高性能计算、人工智能加速器、数据中心等领域对于大带宽、低延迟的多芯片集成需求。

相比当前封装技术，CoWoP 具备众多优势。首先，它消除了传统封装中成本高昂的封装基板（如 ABF substrate），可直接利用大尺寸 PCB 作为载体，从而显著降低材料与制造复杂度，同时简化封装流程并加快产品交付速度。其次，CoWoP 通过减少封装层级并采用多层 HDI 或 MSAP PCB，将再布线（RDL）直接集成于 PCB 中，带来更短的互连路径、更优越的信号完整性与更有效的功耗控制，适应未来 Chiplet 异构集成与高密带宽需求。

此外，该技术在消费电子、边缘 AI 加速器等中端应用场景中，也表现出明显优势，因其性能与成本比例优异，有望在未来商业化落地。目前这一方向尚处早期阶段，面临门槛较高的技术挑战，如该方案要求 PCB 实现 10 µm 的线宽/线距能力，这远高于当前 SLP 主板比较普遍的 20–35 µm 水平 。

实现 CoWoP 的大规模量产，关键在于能够突破传统线路精度限制的工艺——MSAP。MSAP 全称为 Modified Semi‑Additive Process（改良型半加成工艺），是普遍应用于类载板 SLP 及 BT 载板的先进制程技术。与传统依赖减法蚀刻的工艺不同，MSAP 采用“先加后减”的方式：先在基材上覆一层超薄铜，再通过光刻定义线路区域，选择性电镀加厚，最后去除不需要的薄铜层，以此形成精细的线路结构。相比传统 PCB 工艺，该工艺可实现更小的线路宽/距（L/S），并在大面积基板上保持高良率和优良的阻抗一致性，从而满足 AI/HPC 应用对高速信号传输的严苛要求。

MSAP 技术的关键难点在于：

一是面板材料极易变形，薄铜层与细微线路制作过程中对翘曲、应力控制提出极高要求；

二是在亚 10 μm 级别进行光刻对位和选择性电镀，要求极高精度的制程控制与设备能力；

三是在去除多余铜种子层时，还必须确保侧壁不被蚀刻，对工艺稳定性提出较大挑战。

目前 MSAP 工艺主要应用在苹果手机主板（SLP）、BT 载板及 1.6T 光模块等领域，相对传统 PCB 工艺价值量更高，但 mSAP 工艺的加工精度尚未达到 CoWoP 的标准，仍需技术迭代以满足要求。鹏鼎控股、深南电路等国内头部 PCB 企业具备 MSAP 相关工艺，有望在 CoWoP 路线中取得先发优势。

行业研究分析请参考思瀚产业研究院官网，同时思瀚产业研究院亦提供行研报告、可研报告（立项审批备案、银行贷款、投资决策、集团上会）、产业规划、园区规划、商业计划书（股权融资、招商合资、内部决策）、专项调研、建筑设计、境外投资报告等相关咨询服务方案。