2025年集成电路先进封测行业概况及未来发展趋势
思瀚产业研究院 盛合晶微    2025-11-17

1、集成电路先进封测概况

（1）集成电路制造概况

1）集成电路制造产业链情况

集成电路制造产业链主要包括芯片设计、晶圆制造、封装测试三个环节，具体如下：

①芯片设计：通过系统及电路设计，按照预期的产品功能、产品性能等形成电路设计版图，是集成电路制造后续环节的基础。

②晶圆制造：根据电路设计版图，通过光刻、刻蚀、离子注入、退火、扩散、化学气相沉积、物理气相沉积、化学机械抛光、晶圆检测等工艺流程，在半导体硅片上生成电路图形，产出可以实现预期功能的晶圆片。

③封装测试：包含封装和测试两个环节，其中，封装是指将集成电路与引脚相连接以达到连接电信号的目的，并使用塑料、金属、陶瓷、玻璃等材料制作外壳保护集成电路免受外部环境的损伤；测试包括进入封装前的晶圆测试（CP）和封装完成后的成品测试（FT），晶圆测试主要检验每个晶粒的电性能，成品测试主要检验产品的电性能和功能，目的是将有结构缺陷以及功能、性能不符合要求的芯片筛选出来。

2）集成电路制造产业的发展历程

集成电路兴起于 20 世纪中叶，从 1947 年发现晶体管到 20 世纪 70 年代以英特尔为代表的 IDM 企业出现，集成电路经历了初期技术的深入探索。此后，集成电路开始向更加复杂和多样化的终端应用演进，不断迭代的下游需求也推动了集成电路制造产业的持续创新和发展。同时，技术进步导致集成电路制造产线的投资愈发高昂，原先主流的IDM 模式限制了已有参与者扩大规模及新进入者参与市场的进度，因此逐步向芯片设计+晶圆代工+封装测试（Fabless+Foundry+OSAT）的专业化分工模式转变。

20 世纪 80 年代至今，集成电路行业的终端应用经历了家用电器/智能卡、个人电脑、笔记本电脑/功能手机、智能手机、高性能运算的演变过程，对芯片性能的要求不断提升。

由于持续提高集成度是提升芯片性能的重要方式，为满足更高集成度芯片的制造需求，微电子行业共经历了集成电路平面工艺、铜互联、FinFET 鳍式晶体管结构三波重大技术浪潮的迭代，持续遵循摩尔定律，在前段晶圆制造环节以每 18 个月到 24 个月增加一倍的速度提高芯片集成度；但是，近十年来，前段晶圆制造工艺技术持续进步的难度显著增加，且又受到单芯片集成下加工尺寸、功耗墙、内存墙等的限制，异构集成芯片能够突破上述限制，被认为是微电子行业正在经历的第四波重大技术浪潮。

在此过程中，晶圆制造技术与封装技术经历了从相对独立，到出现结合，再到深度融合的过程，芯片进步的因素也由延续摩尔定律（More Moore，即缩小晶体管尺寸）向超越摩尔定律（More than Moore，即使用集成芯片设计理念或发展新器件、新材料）转变：

（2）先进封装概况

先进封装是现代集成电路制造技术的关键环节，即采用先进的设计思路和先进的集成工艺对芯片进行封装级重构，并能够有效提高功能密度的封装方式。在业内，先进封装和传统封装主要以是否采用引线焊接来区分，传统封装通常采用引线键合的方式实现电气连接，先进封装通常采用凸块（Bump）等键合方式实现电气连接。

从封装效果来看，传统封装更加关注物理连接层面的优化，本身对芯片的功能不会产生实质变化，主要起到保护、嵌套、连接的作用；先进封装更加关注电路系统层面的优化，除常规的保护、嵌套、连接外，还可起到缩短互联长度、提高互联性能、提升功能密度、实现系统重构等作用。

完整的先进封装产业链包括中段硅片加工环节和后段先进封装环节，具体如下：

1）中段硅片加工

中段硅片加工主要包括凸块制造（Bumping）、重布线（RDL）、硅通孔（TSV）、混合键合（Hybrid bonding）、晶圆测试（CP）等基础工艺，各工艺的具体情况如下：

①凸块制造（Bumping）

凸块是一种微型金属球或柱形连接物，用于实现芯片与基板等的短距离、高密度的电气互联和信号传输。Bumping 指通过溅镀、光刻、电镀、刻蚀等工序，在晶圆表面制造凸块，相比引线焊接，Bumping 工艺可以缩短连接电路的长度、降低信号传输的延迟、减小芯片的封装体积，同时允许芯片有更高的 I/O 密度、更优良的热传导性及可靠性。Bumping 工艺是各类先进封装技术得以发展的基础，在先进封装产业中具有核心意义。

②重布线（RDL）

RDL 指通过溅镀、光刻、电镀、刻蚀等工序，在晶圆表面制造金属布线，将原本分布在芯片边沿的 I/O 接点优化和调整到更为宽松的区域，此工艺既可支持更多的 I/O接点，又可实现水平平面的电气延伸和互联。RDL 通常由金属层、介电层和垫层组成，其中，金属层用于实现电路连接，介电层用于隔离和绝缘信号线，垫层用于平衡高度差和减小封装压力。RDL 工艺主要应用于晶圆级封装等先进封装技术中。

③硅通孔（TSV）

TSV 指通过深孔刻蚀、薄膜沉积、铜填充、化学机械抛光等工序，在晶圆内部形成一系列垂直通孔，实现晶圆内部的垂直互联和信号传输。TSV 工艺解决了芯片或晶圆间电气垂直互联的难题，相比水平互联，可以减小互联长度和信号延迟，降低寄生电容和电感，实现芯片间的低功耗和高速率通信，在提高集成度、减小封装尺寸和增强性能等方面具有重要作用。TSV 工艺主要应用于 2.5D/3DIC 等先进封装技术中。

④混合键合（Hybrid bonding）

当凸块间距缩小到约 10um 时，已经达到 Bumping 工艺的极限，此后需引入 Hybridbonding 工艺以实现更小的间距。Hybrid bonding 通过金属键合和氧化硅键合相结合的方式实现连接，其中，金属键合用于形成电气连接，氧化硅键合用于实现微米级的对准和粘合。

Hybrid bonding 工艺可以实现超细间距和超小尺寸，从而支持超高 I/O 密度的芯片，并可以提供更好的高频特性和信号传输性能，以及更高的电荷载流能力和更优良的热性能。此外，Hybrid bonding 工艺还可以解决芯片或晶圆间电气垂直互联的难题，因此，Hybrid bonding 工艺目前主要应用于 3DIC 等先进封装技术中。

⑤晶圆测试（CP）

CP 指使用自动化测试设备对整片晶圆上的每一个晶粒进行针测，通常包括电压、电流、时序和功能的验证，确认晶粒能否基本满足器件的特征或者设计规格书，以达到提早反馈良率、提升芯片研发和加工效率，控制封装成本、优化整体成本的目的。由于先进封装芯片价值量大，封装环节附加值高，因此 CP 是先进封装的必要环节，对前段晶圆制造和中段凸块制造环节的工艺优化和良率控制也具有指导作用。

2）后段先进封装

后段先进封装主要包括倒装封装（FC），晶圆级封装（WLP）和芯粒多芯片集成封装等技术类型，各技术的具体情况如下：

①倒装封装（FC）

FC 指将芯片倒置，以有源区面向封装基板，通过芯片有源区上的凸块直接与封装基板进行连接的先进封装技术，凸块的使用是 FC 区别于传统封装的重要特征。常见的FC 包括倒装芯片尺寸封装（FCCSP）、倒装球栅格阵列封装（FCBGA）等。

相比传统封装，FC 可以缩短连接电路的长度、降低信号传输的延迟、减小芯片的封装体积，同时允许芯片有更高的 I/O 密度、更优良的热传导性，是目前技术最成熟、应用最广泛的先进封装技术。

②晶圆级封装（WLP）

WLP 指直接在整片晶圆（或重构晶圆）上进行大部分或全部的封装、测试工序，再切割为芯片成品的先进封装技术，其重要特征是使用 RDL 工艺实现 I/O 接点的重新布局或水平平面的电气延伸和互联。根据 RDL 的位置，WLP 可再分为扇入型封装（FI，RDL 均在芯片内部）和扇出型封装（FO，RDL 可在芯片内部或外部）。

A. 扇入型封装（FI）

FI 即晶圆级芯片封装（WLCSP）。WLCSP 的最主要特征是可以有效缩小封装体积，使封装结构更加轻薄，此外，WLCSP 还具备性价比高、稳定性高、散热性好等优点，能够有效增加数据传输的带宽，减小传输时的电流损耗，提升数据传输的稳定性，降低杂讯干扰的几率，并提供更优良的热传导性，适用于射频芯片、电源管理芯片、存储芯片、指纹识别芯片等移动终端芯片。

B. 扇出型封装（FO）

FO 相比 WLCSP 可以提供更高的 I/O 密度和更高的芯片可靠性，适用于电源管理芯片、基带芯片、射频收发器、运算芯片等复杂度较高的芯片。

3）中段硅片加工和后段先进封装的技术发展方向

随着终端应用向小型化、集成化、高性能方向发展，芯片的 I/O 密度快速提升，为适应更高 I/O 密度芯片的封装需求，更小的工艺尺寸、更高的互联密度是中段硅片加工工艺最核心的技术发展方向。

与中段硅片加工相近，后段先进封装技术发展方向的核心也围绕 I/O 密度的提升，以实现更高的密度互联，进而带来更高的通讯带宽、更优的运行功耗等。总体来看，后段先进封装技术存在功能多样化、连接多样化、堆叠多样化等发展趋势。

（3）集成芯片概况

1）摩尔定律逼近物理和经济极限，亟待能够持续优化芯片性能和功耗的创新技术

摩尔定律指出，集成电路上可以容纳的晶体管数目大约每经过 18 个月到 24 个月便会增加一倍，代表着晶体管尺寸的缩小和密度的提升，在过去的几十年中，集成电路的制程节点一直遵循摩尔定律发展，芯片的性能和功耗也持续得到优化。

但是，随着制程节点的推进，摩尔定律逐步逼近物理和经济极限，具体如下：

一是芯片面积受限。光刻是芯片制造的重要工序，用于将掩模版上的图形影像通过光刻机曝光转化为硅片表面的物理结构，最终形成晶体管等电路元件。由于掩模版的尺寸限定在 33mm*26mm，单个芯片的面积一般不超过 858mm2，目前 CPU、GPU、AI芯片等高算力芯片已经逼近单个芯片面积的上限，只能通过微缩晶体管的方式提高晶体管的密度，以在有限的面积上集成更多的晶体管。此外，随着芯片面积的增加，工艺制造良率的保障难度也快速提升。

二是量子效应限制。目前晶体管在多个几何维度进入 10nm 以下尺度，材料的量子效应开始显著，晶体管继续微缩将会面临材料、工艺和器件结构的限制，例如，量子隧穿效应会导致电子从源极隧穿到栅极，增大漏电流，严重影响移动电子设备的续航时长。此外，由于晶体管结构的微小尺寸，电荷的存在会对晶体管性能产生不可忽略的影响，例如，电荷积累效应会在栅极表面形成一个电荷堆积区域，导致栅极电压与晶体管源/漏极电压的关系变得复杂，使得晶体管的开关速度下降。

三是成本快速增加。随着晶体管尺寸的微缩，芯片制造的设备成本、量产成本、开发成本等均将快速增加。根据 DIGITIMES 的统计，以 5nm 制程晶圆厂为例，5 万片晶圆/月产能的投资将高达 160 亿美元，是 28nm 制程的 2.7 倍；根据 AMD 的统计，5nm制程芯片的量产成本高达 5.0 美元/mm2，远高于 28nm 制程的 1.5 美元/mm2；根据 IBS的统计，3nm 制程芯片的开发成本高达 5.81 亿美元，远高于 28nm 制程的 0.48 亿美元。

在上述情况下，近年来，先进制程在向新一代技术节点的进展落后于摩尔定律的预期，因此，亟需通过技术创新，寻求能够持续优化芯片性能和功耗的方式。

2）集成芯片能够持续优化芯片系统的性能和功耗，是超越摩尔定律的重要方式

集成芯片是芯粒级的半导体集成技术，其先将晶体管集成制造为特定功能的芯粒（Chiplet），再按照应用需求将芯粒通过半导体制造技术集成制造为芯片。芯粒指预先制造好、具有特定功能、可组合集成的晶片，其功能可包括通用处理器、存储器、图形处理器、加密引擎、网络接口等。

在摩尔定律逐步逼近极限的情况下，集成芯片能够持续优化芯片系统的性能和功耗，提供数百亿甚至上千亿个晶体管的异构集成，是超越摩尔定律的重要方式。

此外，相比传统的 SoC 芯片设计，集成芯片还可实现如下突破：一是通过芯粒级的 IP 复用或芯粒预制组合，突破传统 SoC 芯片的设计周期制约，实现芯片产品的敏捷设计；二是通过将一个大尺寸的芯片拆分为多个小尺寸的芯粒，可以更好地控制制造过程，减少制造缺陷率，实现成本上的收益；三是不同芯粒可用不同的工艺制程完成，最优化各个芯粒的制程节点，突破单一工艺的局限。

现代集成电路产业中，先进制程与集成芯片之间也是相互支持、协同发展的关系，通过先进制程和集成芯片的结合，可以实现更高性能、更优功耗的芯片产品。

3）实现集成芯片的主要封装技术

集成芯片中，需要使用到封装技术将芯粒（Chiplet）集成制造为芯片。根据国内行业组织发布的标准，实现集成芯片的主要封装技术包括通过封装基板实现芯片之间信号互联的常规封装（大尺寸 MCM），以及通过转接板实现芯片之间高密度信号互联的先进封装（2.5D）。

虽然上述封装技术均可实现集成芯片，起到优化芯片系统性能和功耗的作用，但由于互联方式的不同，各技术类型在提升性能的效果上存在一定的差异，具体如下：芯粒之间的信号传输速度是芯片系统性能的关键，其受限于芯粒上的 I/O 数量及互联布线的尺寸和密度，互联布线的距离和线宽/线距越小，芯粒之间的信号传输质量越高，芯片系统的性能越好。因此，从提升性能的总体效果来看，大尺寸 MCM＜基于有机转接板的 2.5D＜基于硅转接板/硅桥转接板的 2.5D。

此外，3DIC 也可以实现集成芯片，且其通过芯粒之间直接的垂直互联，可以实现更高质量的信号传输，是提升性能效果更好的技术。由于中国大陆的 3DIC 目前仍处于产业化早期，国内行业组织发布的标准尚未将其列入实现集成芯片的主要封装技术。

2、集成电路先进封测行业发展情况

（1）集成电路封测行业发展情况

1）全球集成电路封测行业发展情况

集成电路产业早期从欧美地区发展，随着产业的技术进步和资源要素的全球配置，封装测试环节的产能已逐步由欧美地区转至中国台湾、中国大陆、新加坡、马来西亚等亚洲新兴市场地区，目前全球集成电路封测行业已形成了中国台湾、中国大陆、美国三足鼎立的局面。

根据 Gartner 的统计，2024 年全球前十大封测企业中，前三大企业的市场份额合计占比约为 50%。中国大陆和中国台湾的企业在集成电路封测行业占据优势地位，2024年全球前十大封测企业中，中国大陆和中国台湾分别有 4 家和 3 家企业。

从市场规模看，全球集成电路封测行业的市场规模从 2019 年的 554.6 亿美元增长至 2024 年的 1,014.7 亿美元，复合增长率为 12.8%。2023 年，受智能手机、消费电子需求疲软、客户库存调整、经济不确定性等因素的影响，全球集成电路封测市场总体处于下行周期，市场规模较 2022 年同比出现下降。2024 年，随着智能手机、消费电子需求的逐步回暖以及库存水平的逐步调整，且高性能运算需求持续旺盛，全球集成电路封测行业市场规模同比恢复增长。

未来，从供给端看，全球晶圆制造产能持续扩充，为封测行业的发展提供了重要基础；从需求端看，数字经济带来人工智能、数据中心、云计算、物联网、虚拟/增强现实等新兴应用场景，也为封测行业的发展提供了多元化动力。预计全球集成电路封测行业市场规模将在 2029 年达到 1,349.0 亿美元，2024 年至 2029 年复合增长率为 5.9%。

同时，先进封装作为后摩尔时代的重要选择，是全球集成电路封测行业未来持续发展的驱动因素，预计 2024 年至 2029 年，全球先进封装市场将保持 10.6%的复合增长率，高于传统封装市场2.1%的复合增长率，2029年全球先进封装占封测市场的比重将达到50.0%。

2）中国大陆集成电路封测行业发展情况

中国大陆集成电路封测行业主要有长电科技、通富微电、华天科技三家大型封测企业，其封装形式布局完善，业务规模较高。除上述大型封测企业外，凭借在某些细分领域积累的技术，中国大陆涌现出较多专注于特定领域或特定工序的新兴封测企业，但其业务规模与大型封测企业相比仍较小。2024 年，除上述三家大型封测企业的营收规模超过 100 亿元外，中国大陆其他封测企业的营收规模均在 50 亿元以内。

从市场规模看，受益于产业政策的大力支持以及下游应用领域的需求带动，中国大陆封测市场跟随集成电路产业实现了总体发展，市场规模由 2019 年的 2,349.8 亿元增长至 2024 年的 3,319.0 亿元，复合增长率为 7.2%。但是，从业务结构看，中国大陆封测市场仍主要以传统封装为主，2024 年中国大陆先进封装占封测市场的比重只有约 15.5%。

未来，随着全球集成电路产业重心逐步转移至中国大陆，中国大陆封测行业将保持增长态势。预计中国大陆集成电路封测行业市场规模将在2029年达到4,389.8亿元，2024年至 2029 年复合增长率为 5.8%。同时，随着领先企业在先进封装领域的持续投入，以及下游应用对先进封装需求的增长，预计 2024 年至 2029 年，中国大陆先进封装市场将保持 14.4%的复合增长率，高于传统封装市场 3.8%的复合增长率，2029 年中国大陆先进封装占封测市场的比重将达到 22.9%。

（2）先进封装行业发展情况

1）全球先进封装行业发展情况

全球先进封装行业的主要参与者包括具有晶圆制造背景的企业和封测背景的企业，其在先进封装领域的布局和主要特点具体如下：

具有晶圆制造背景的企业1、主要提供晶圆级的硅片加工和先进封装，以及芯粒多芯片集成封装。2、在芯粒多芯片集成封装领域可提供全流程的服务。台积电、英特尔、三星电子、盛合晶微等

封测背景的企业1、从传统封装向先进封装发展，可以提供涵盖多种技术类型的先进封装，成本管控强，需求响应快。2、目前，部分封测背景的企业在芯粒多芯片集成封装领域多专注于上基板封装（OS，On substrate）的单一环节。日月光、安靠科技、长电科技、通富微电、华天科技等。

近年来，智能手机等移动终端向小型化、集成化、高性能方向更新迭代，带动单机芯片数量和芯片性能要求的提升，是全球先进封装行业发展的最重要驱动因素之一。未来，全球先进封装行业的主要增长点将由智能手机等移动终端向人工智能、数据中心、云计算、自动驾驶等高性能运算转变。

FC 可以允许芯片有更高的 I/O 密度、更优良的热传导性，符合移动终端的应用需求，在移动终端的发展及迭代过程中充分受益。全球 FC 的市场规模由 2019 年的 187.5亿美元增长至 2024 年的 269.7 亿美元，复合增长率为 7.5%，是市场规模最大的先进封装技术。

未来，随着先进封装行业主要增长点的转变，全球 FC 市场规模的整体增长率将有所下降，但人工智能、数据中心、云计算、自动驾驶等高性能运算将使用到 FCBGA等封装形式支持更大尺寸、更高性能的芯片，保证了 FC 市场的持续增长。

预计全球 FC的市场规模将在 2029 年达到 340.7 亿美元，2024 年至 2029 年复合增长率为 4.8%。WLCSP 可以实现与裸芯片尺寸相同的最小封装体积，并具备一定的成本优势，FO可以实现高I/O密度芯片的低成本封装，均能够较好地契合移动终端对小型化、高性能、低成本的需求。

因此，WLP 的市场需求持续增长，全球市场规模由 2019 年的 40.5 亿美元增长至 2024 年的 56.1 亿美元，复合增长率为 6.7%。未来，WLCSP 的成本优势会随着晶圆尺寸的增大和芯片尺寸的减小而更加明显，FO 也会由于芯片性能要求的提升而被更多采用，保证了 WLP 市场的持续稳定增长。预计全球 WLP 的市场规模将在 2029年达到 75.5 亿美元，2024 年至 2029 年复合增长率为 6.1%。

芯粒多芯片集成封装是先进封装行业主要增长点转变的最充分受益者。全球芯粒多芯片集成封装的市场规模由 2019 年的 24.9 亿美元增长至 2024 年的 81.8 亿美元，复合增长率为 26.9%，是增长最快的先进封装技术。

未来，受益于人工智能、数据中心、云计算、自动驾驶等高性能运算的快速发展，以及高端消费电子的持续进步，芯粒多芯片集成封装的市场规模仍将保持高速增长的态势，预计将在 2029 年达到 258.2 亿美元，2024 年至 2029 年复合增长率为 25.8%，高于 FC、WLP 等相对成熟的先进封装技术。

2）中国大陆先进封装行业发展情况

与全球市场相比，中国大陆先进封装市场起步较晚，但是近年来呈现快速追赶的态势。从市场格局看，与全球市场相同，FC 是中国大陆市场规模最大的先进封装技术，芯粒多芯片集成封装是增长最快的先进封装技术；

从变动趋势看，中国大陆先进封装市场规模的增长态势与全球市场相似，但是，一方面，中国大陆拥有全球最大且增速最快的集成电路消费市场，另一方面，在境外供应受限的情况下，中国大陆需要通过芯粒多芯片集成封装技术方案持续发展高算力芯片，因此，中国大陆先进封装市场规模的复合增长率高于全球先进封装市场的总体水平，尤其是芯粒多芯片集成封装等前沿封装技术的市场规模将呈现高速增长的态势。

（3）先进封装主要下游行业发展情况

集成电路是信息产业的基础，涉及家用电器、消费电子、移动通信、网络通信、高性能运算、工业、汽车、医疗、航空航天等各类电子设备领域，先进封装技术在上述领域也得到广泛的应用。其中，智能手机等移动终端和人工智能、数据中心、云计算、自动驾驶等高性能运算是先进封装最具代表性的下游行业，也是先进封装市场近年来增长及未来可持续发展的重要驱动因素，具体如下：

1）高性能运算

近年来，人工智能、数据中心、自动驾驶等高性能运算产业在全球范围内迎来历史性的爆发式增长机遇，并正逐步成为先进封装行业的关键增长点和盈利点。

一方面，数字经济的快速发展已成为全球经济增长的重要推动力，并将在全球经济进一步复苏中发挥重要作用；同时，数字化变革和智能化转型也是当代企业增效发展的必由之路。随着数字技术的不断发展，数据量呈现快速增长的态势，强有力的算力支撑是实现数字技术突破和数字经济发展的关键因素。

另一方面，以 ChatGPT 和 DeepSeek 为代表的生成式大模型将人工智能技术由 B 端推向 C 端，在带来了算力普惠的同时，大模型参数的指数级增加也促进了算力需求的爆发式增长，根据英伟达的统计，在大模型出现之前，算力需求每两年增长约 8 倍，在大模型出现之后，这一增速大幅提升至每两年约 275 倍；根据 OpenAI 的预计，GPT-5所需的计算资源将较 GPT-3 高出 200 至 400 倍。

此外，在汽车智能化的重要发展趋势下，随着更高级别的高阶自动驾驶技术和Robotaxi 模式逐步实现商业化，将重塑人类的出行方式，为移动出行产业带来变革。自动驾驶技术的进步和扩展需要处理大量增加的数据，也将带来爆发式的算力需求。

从算力规模看，全球算力规模从 2019 年的 309.0EFlops 增长至 2024 年的2,207.0EFlops，复合增长率为 48.2%，预计全球算力规模将在 2029 年达到 14,130.0EFlops，2024 年至 2029 年复合增长率为 45.0%。以英伟达为例，其来自数据中心的营业收入由2020 财年的 30 亿美元快速增长至 2025 财年的 1,152 亿美元，复合增长率高达 108%。

我国高度重视算力资源的投资和算力基础设施的建设。根据浪潮信息、清华大学全球产业研究院等发布的全球计算力指数评估报告，中国算力指数长期位居全球第二，仅次于美国，尤其在计算能力和基础设施方面具备显著优势。从算力规模看，中国大陆算力规模从 2019 年的 90.0 EFlops 增长至 2024 年的 725.3EFlops，复合增长率为 51.8%。

随着我国一体化大数据中心体系完成总体布局设计，“东数西算”工程全面启动，从宏观层面优化算力基础设施布局，引导算力资源规模化、集约化和绿色化发展，预计中国大陆算力产业将步入到高质量发展的新阶段，算力规模将在 2029 年达到5,457.4EFlops，2024 年至 2029 年复合增长率为 49.7%。

算力通常分为通用算力（基础算力）、智能算力和超算算力。其中，通用算力（基础算力）主要由基于 CPU 的服务器提供，用于支持云计算和边缘计算等基础通用计算；智能算力由基于 GPU、AI 芯片、FPGA 等的加速计算平台提供，主要用于人工智能的训练和推理计算；超算算力由超级计算机等高性能计算集群提供，其通常搭载高端 GPU和 AI 芯片等芯片，主要用于尖端科学领域的计算。

过去，CPU、GPU、AI 芯片、FPGA 等高算力芯片的性能提升主要依靠晶圆制造技术的进步，但是，随着摩尔定律逼近极限，通过制程推进持续提升芯片性能的难度快速增加。芯粒多芯片集成封装技术能够突破单芯片集成下加工尺寸、功耗墙、内存墙等的限制，可以持续提升芯片系统的性能，是后摩尔时代持续发展高算力芯片的有效方式，已经成为高算力芯片必需的封装技术，是构建支撑算力基础设施的高算力芯片完整供应链的关键环节。比如，英伟达最主要的 Hopper 和 Blackwell 系列 AI GPU，以及博通公司最主要的 AI 芯片均使用 2.5D/3DIC 的技术方案。

从价值量上看，芯粒多芯片集成封装及配套的测试环节也已进入高算力芯片制造产业的价值链高端，一定程度上重构了集成电路制造产业链的价值分布。根据 MorganStanley 发布的报告3，目前最主流的高算力芯片的成本结构中，CoWoS 及配套测试环节的合计价值量已经接近先进制程芯片制造环节。

对于中国大陆，近年来境外出口管制日益聚焦于人工智能等高性能运算产业，且管制的深度和广度均逐步提升，现阶段已经形成对我国人工智能等高性能运算产业“断供”“断链”的严峻局面

目前，业界已经认识到我国实现人工智能等高性能运算产业链的自主可控具有紧迫性，国内多家高算力芯片设计企业快速成长。由于摩尔定律逼近极限，我国晶圆制造环节的技术进步也面临上游产业的限制，因此，国内高算力芯片设计企业正在逐步探索使用芯粒多芯片集成封装技术方案提升自身产品的性能，并均已推出相关的高算力芯片产品。此外，为保障供应链的安全和稳定，我国高算力芯片设计企业也会更多地倾向于使用本土供应商的制造产能。

注：境外代表性企业包括：芯片设计（英伟达、AMD、博通公司、英特尔），晶圆制造（台积电、英特尔、三星电子），封装测试（台积电、英特尔、三星电子、安靠科技、日月光），服务器（惠与、戴尔、IBM）；境内代表性企业包括：芯片设计（华为海思、寒武纪、海光信息、壁仞科技、燧原科技），晶圆制造（中芯国际），封装测试（盛合晶微、长电科技、通富微电），服务器（华为、浪潮信息、新华三、联想）

2）智能手机

近年来，随着智能手机功能的丰富、性能的提升，以及通信制式的迭代，单台智能手机需要搭载更多数量和更多种类的芯片，各类芯片使用的主要封装技术也出现更新和发展，是先进封装行业的重要增长点。以智能手机必需的应用处理器、电源管理芯片、射频芯片和存储芯片为例。

由于通信制式向下兼容的特点，通信 过去主要使用传统封装技术。但是，为契合智射频芯片 制式的迭代需要使用到更多的射频芯 能手机小型化、集成化的发展方向，同时降低片，比如，5G 智能手机搭载的射频芯 信号传输时的损耗和干扰，射频芯片将更多使片可达到 4G 智能手机的四倍 用到 FC、WLP 等先进封装技术为满足用户对存储容量需求的提升， 过去主要使用传统封装技术。但是，为契合智存储芯片 智能手机需要搭载更多的存储芯片 能手机小型化、集成化的发展方向，存储芯片将更多使用到 FC、WLP 等先进封装技术

从出货量看，虽然受公共卫生事件、政治经济不确定性和消费者需求下降等因素影响，2019 年至 2023 年全球智能手机出货量总体呈现下降趋势，但是，对于单价大于 600美元的高端智能手机，其出货量总体呈现稳定增长的态势。高端智能手机的功能更丰富、性能更优异、通信制式更全面，需要搭载更多使用到先进封装技术的芯片。

此后，随着厂商库存的正常化，以及折叠屏手机、AI 手机的加速渗透，全球智能手机出货量自 2024 年开始复苏并预计将保持增长态势。对于高端智能手机，预计其出货量将保持稳定增长。

与全球市场相同，2019 年至 2023 年中国大陆智能手机出货量总体呈现下降趋势，此后，中国大陆智能手机出货量自 2024 年开始复苏并预计将保持增长态势。中国大陆高端智能手机出货量除 2022 年出现下降外，其余年度均总体呈现稳定增长的趋势。

特别地，支持各种人工智能大模型的 AI 手机和 AI PC 实现了高性能运算与移动终端两大先进封装重要下游行业的融合，渗透率有望实现快速提升，根据台积电的预计，全球 AI 手机和 AI PC 的渗透率将于 2027 年均超过 50%。

3、集成电路先进封测行业发展趋势

（1）我国集成电路产业链持续推进国产替代

近年来，中国大陆集成电路市场快速发展，并于 2021 年首次突破万亿元，但是我国集成电路产业的自给率仍较低，2024 年集成电路进口金额达 2.74 万亿元，连续十年成为进口金额最大的商品，国产替代的空间巨大。

目前，经济全球化遭遇波折，多边主义受到冲击，特别是中美科技竞争及贸易摩擦给一些企业的生产经营、市场预期带来不利影响，比如，自 2019 年 5 月起，美国商务部持续将若干中国企业列入“实体清单”，限制其采购来自美国或使用美国技术的产品。

业界已经认识到我国尽快实现集成电路产业自主可控具有重要性和紧迫性，极大加快了包括先进封测在内的集成电路产业的国产化进程。

（2）全面数字经济时代，芯粒多芯片集成封装将成为封测产业关键增长点

目前，全球已步入以算力为核心生产力的全面数字经济时代，数字经济正在成为重组全球要素资源、重塑全球经济结构、改变全球竞争格局的关键力量。对于我国，数字经济也已成为国民经济的“稳定器”“加速器”，得到中共中央、国务院以及各级政府部门的高度重视和政策支持。数字经济的快速发展，一方面将带动高算力芯片需求的快速增长，另一方面对高算力芯片的性能也提出更高要求。

由于摩尔定律逐步逼近极限，通过芯粒多芯片集成封装技术持续提升高算力芯片的性能已经成为行业共识，比如，英伟达最主要的 Hopper 和 Blackwell 系列 AI GPU，以及博通公司最主要的 AI 芯片均使用了 2.5D/3DIC 的技术方案。近年来，在台积电、英伟达、AMD、博通公司、苹果公司等全球领先企业的综合协作和引领下，芯粒多芯片集成封装技术的认可度得到显著提升，有望成为集成电路封测产业的关键增长点。

对于中国大陆，由于我国晶圆制造环节的技术进步面临上游产业的限制，芯粒多芯片集成封装技术更是成为我国目前利用自主集成电路工艺发展高算力芯片最切实可行的制造方案，充分受益于数字经济建设带来的快速增长机遇，国内多家高算力芯片设计企业也均发布有使用相关技术方案的产品。

（3）后摩尔时代，先进封装将成为行业主流

随着终端应用对芯片性能、功耗、体积等要求的提高，摩尔定律正逼近物理和经济极限。后摩尔时代，单纯依靠制程节点的推进无法有效优化芯片的性能和功耗，还面临着来自成本和良率等方面的较高挑战，因此，需要通过先进封装技术在封装环节提高集成度，实现性能和功耗的突破，先进封装将成为集成电路封测行业的主流。根据灼识咨询的预计，全球先进封装占封测市场的比重将由2024年的40.2%增长至2029年的50.0%，中国大陆先进封装占封测市场的比重将由 2024 年的 15.5%增长至 2029 年的 22.9%。

（4）应用市场结构转型，先进封装价值量将持续提升

先进封装的价值量显著高于传统封装，可达到传统封装的 10 倍以上，部分类别产品的价格甚至能达到传统封装的百倍以上。未来，集成电路行业的应用市场将出现结构性转型，主要增长点将由智能手机等移动终端向人工智能、数据中心、云计算、自动驾驶等高性能运算转变，由于此类应用对核心芯片的性能要求较高，需要使用到更先进的封装技术，更先进的封装技术价值量显著更高，进而将带动先进封装行业价值量的提升。

根据 Morgan Stanley 发布的报告4，目前最主流的高算力芯片的成本结构中，CoWoS 及配套测试环节的合计价值量已经接近先进制程芯片制造环节，进入高算力芯片制造产业的价值链高端，一定程度上重构了集成电路制造产业链的价值分布。

（5）产业链跨环节沟通和一站式服务的能力日益重要

在摩尔定律逐步逼近极限的情况下，随着芯片集成度、复杂度等的提升，芯粒多芯片集成封装技术因其可以超越摩尔定律，已经成为人工智能、数据中心、云计算、自动驾驶、高端消费电子等前沿领域必需的封装技术。

对于芯粒多芯片集成封装，在芯片前期规划和设计时就需要将晶圆制造和封装测试的技术相互联系，确保芯片的性能和良率处于较高水平。因此，封测企业与产业链上游的芯片设计企业、晶圆制造企业的合作将更加紧密。同时，跨产业链环节的沟通能力和一站式的服务能力可以减少不必要的衔接环节，也将有利于复杂工艺环节整体质量的保障，具有晶圆制造背景的封测企业能够更好地参与并切实理解客户的技术要求，形成一定的竞争优势。

更多行业研究分析请参考思瀚产业研究院官网，同时思瀚产业研究院亦提供行研报告、可研报告（立项审批备案、银行贷款、投资决策、集团上会）、产业规划、园区规划、商业计划书（股权融资、招商合资、内部决策）、专项调研、建筑设计、境外投资报告等相关咨询服务方案。