先进封装：AI 浪潮下芯片集成度持续提高，先进封装规模有望扩张
思瀚产业研究院    2026-01-27

集成电路封装与测试位于半导体生产的下游。半导体产业链由上游设备与材料、中游半导体生产、下游半导体应用组成，其中半导体生产又包括设计、制造与封装测试环节。按产品形成路径看，芯片设计处于半导体生产过程的上游，负责完成产品功能定义与电路设计，设计公司通常采用无晶圆厂模式，将流片委托给晶圆代工厂，再由封测厂商完成封装与电性测试，形成可出货的芯片成品。最终，这些成品芯片以标准或定制器件形式销售给各类电子设备制造商，用于整机或模块的系统集成。

集成电路封测是确保芯片性能、质量和可靠性的关键环节。集成电路封测包含封装和测试两个环节，其中，封装是指将集成电路与引脚相连接以实现电信号互联，并使用塑料、金属、陶瓷、玻璃等材料制作外壳，保护集成电路免受外部环境的损伤；测试包括进入封装前的晶圆测试（CP）和封装完成后的成品测试（FT），通过筛选不良品和验证电气性能，保证出货成品率并优化生产管理。

近年来，我国集成电路封测产业保持 10%以上的复合增长。据中国半导体行业协会，2015—2024 年，我国集成电路 IC 设计、制造、封测业合计市场规模从3,610亿元增长至 15,300 亿元，复合增速约为 17.4%。其中，IC 封测业市场规模从1,384亿元增长至 4,050 亿元，在集成电路产业中的占比由 38.34%下降至26.47%，但2015—2024年复合增速仍高达 12.67%。全球方面，根据 WSTS 数据，2024 年全球半导体产业链中，集成电路设计占比 38%，制造占比 40%，封测占比 17%，其他占比5%

随着制程节点不断推进，摩尔定律正逐步逼近物理与经济极限。按照摩尔定律，集成电路上可容纳的晶体管数量约每 18—24 个月翻一倍，晶体管尺寸的持续缩小与密度提升推动了芯片性能提升和功耗下降。过去几十年，摩尔定律一直指引着集成电路产业发展，但在先进制程节点下，其可持续性正面临严峻挑战。一方面，当前 CPU、GPU、AI 芯片等高算力芯片已逐渐逼近单颗芯片面积上限，性能提升更多依赖于进一步微缩晶体管尺寸、在有限面积内集成更多晶体管；另一方面，随着制程持续微缩，芯片制造的设备成本、量产成本与开发成本显著攀升，且产品良率面临更大压力。

据 DIGITIMES，5nm 制程晶圆厂若要实现 5 万片/月产能，所需投资高达160亿美元，约为 28nm 制程的 2.7 倍；根据 AMD 统计，5nm 制程芯片的量产成本约为5.0美元/mm²，显著高于 28nm 制程的 1.5 美元/mm²；在开发成本方面，据IBS，3nm 制程芯片的开发成本高达 5.81 亿美元，远高于 28nm 制程的 0.48 亿美元。

芯片进步因素从延续摩尔定律向超越摩尔定律转变。近十年来，由于摩尔定律放缓，前段晶圆制造工艺技术持续进步的难度显著增加，且受到单芯片集成下加工尺寸、功耗墙、内存墙等的限制，驱动行业发展方向从延续摩尔定律（More Moore，即缩小晶体管尺寸）向超越摩尔定律（More than Moore，即使用集成芯片设计理念或发展新器件、新材料）转变。

集成芯片是超越摩尔定律的重要方式。集成芯片是芯粒级的半导体集成技术，其先将晶体管集成制造为特定功能的芯粒（Chiplet），再按照应用需求将芯粒通过半导体制造技术集成制造为芯片。芯粒指预先制造好、具有特定功能、可组合集成的晶片，其功能可包括通用处理器、存储器、图形处理器、加密引擎、网络接口等。在摩尔定律逐步逼近极限的情况下，集成芯片能够持续优化芯片系统的性能和功耗，提供数百亿甚至上千亿个晶体管的异构集成，是超越摩尔定律的重要方式。

相比传统封装，先进封装更关注电路系统层面的优化。传统封装与先进封装主要以是否采用引线焊接来进行区分，传统封装通常采用引线键合的方式实现电气连接，而先进封装通常采用凸块（bump）等方式来实现电气连接。从封装效果来看，传统封装更加关注物理连接层面的优化，本身对芯片的功能不会产生实质变化，主要起到保护、嵌套、连接的作用；先进封装更加关注电路系统层面的优化，除常规的保护、嵌套、连接外，还可起到缩短互联长度、提高互联性能、提升功能密度、实现系统重构等作用，是现代集成电路制造技术的关键环节。

先进封装有望在人工智能浪潮下实现快速发展。过去，CPU、GPU、AI 芯片、FPGA等高算力芯片的性能提升主要依靠晶圆制造技术的进步，但是随着摩尔定律逼近极限，通过制程推进持续提升芯片性能的难度快速增加。芯粒多芯片集成封装技术能够突破单芯片集成下加工尺寸、功耗墙、内存墙等的限制，可以持续提升芯片系统的性能，是后摩尔时代持续发展高算力芯片的有效方式，已经成为高算力芯片必需的封装技术，是构建支撑算力基础设施的高算力芯片完整供应链的关键环节。比如，英伟达最主要的 Hopper 和 Blackwell 系列 AI GPU，以及博通公司最主要的AI 芯片均使用2.5D/3DIC 的技术方案。

全球算力规模不断增长，正逐步成为先进封装行业的关键增长点与盈利点。在带来了算力普惠的同时，大模型参数的指数级增加也促进了算力需求的爆发式增长，根据英伟达的统计，在大模型出现之前，算力需求每两年增长约8 倍，在大模型出现之后，这一增速大幅提升至每两年约 275 倍。从算力规模看，全球算力规模从2019年的309.0EFLOps 增长至 2024 年的 2,207.0EFLOps，复合增长率为48.2%，预计全球算力规模将在 2029 年达到 14,130.0EFLOps，2024 年至2029 年复合增长率为45.0%。以英伟达为例，其来自数据中心的营业收入由 2020 财年的30 亿美元快速增长至2025 财年的 1,152 亿美元，复合增长率高达 108%。

预计先进封装将成为半导体封测行业重要驱动力，市场规模不断攀升。据盛合晶微招股说明书，先进封装的价值量显著高于传统封装，可达到传统封装的10 倍以上，部分类别产品的价格甚至能达到传统封装的百倍以上。展望未来，从供给端看，全球晶圆制造产能持续扩充，为封测行业的发展提供了重要基础；从需求端看，集成电路行业的应用市场将出现结构性转型，主要增长点将由智能手机等移动终端向人工智能、数据中心、云计算、自动驾驶等高性能运算转变，由于此类应用对核心芯片的性能要求较高，需要使用到更先进的封装技术，更先进的封装技术价值量显著更高，进而将带动先进封装行业价值量的提升。

全球市场规模方面，Yole 预计全球集成电路封测行业市场规模将在2029年达到1,349.0 亿美元，2024 年至 2029 年复合增长率为 5.9%。先进封装作为后摩尔时代的重要选择，是全球集成电路封测行业未来持续发展的驱动因素，预计2024 年至2029年，全球先进封装市场将保持 10.6%的复合增长率，高于传统封装市场2.1%的复合增长率，2029 年全球先进封装占封测市场的比重将达到50.0%。

中国大陆市场规模方面，根据中国半导体行业协会预测，预计中国大陆集成电路封测行业市场规模将在 2029 年达到 4,389.8 亿元，2024 年至2029 年复合增长率为5.8%。随着领先企业在先进封装领域的持续投入，以及下游应用对先进封装需求的增长，预计 2024 年至 2029 年，中国大陆先进封装市场将保持 14.4%的复合增长率，高于传统封装市场 3.8%的复合增长率，2029 年中国大陆先进封装占封测市场的比重将达到22.9%。

目前全球先进封装行业的参与者主要包括两类。目前在先进封装领域，参与者主要可分为两类：一类为具备晶圆制造背景的厂商（如台积电、三星电子、英特尔等），另一类为封测厂／OSAT（Outsourced Semiconductor Assembly & Test）背景的企业（如日月光集团 ASE、长电科技 JCET）。前者在先进封装领域的布局主要以延伸前端制程能力为核心，通过垂直整合实现系统级优化，其主要特点是将先进封装视作延续摩尔定律的关键技术手段，与晶圆制造协同提升整体性能与能效。以台积电为例，其推出 3D Fabric 先进封装平台，包括 CoWoS、SoIC、InFO 等技术，目标聚焦于高性能计算、高带宽内存（HBM）、AI 加速器等高端场景，如CoWoS-S 能配合HBM与大型GPU/SoC 集成，具备强大的制程协同与客户定制能力。

相比晶制造企业，封测厂 OSAT 则以组装－测试－服务为核心，更多从系统封装与规模制造角度切入先进封装领域，其优势在于成熟的封测工艺积累、封装材料和测试资源，以及贴近终端客户的服务网络。面对广泛客户需求，OSAT 厂强调规模化生产、成本效益、封装后段灵活性，在封装材料、封测流程、封装良率、物流服务等方面经验丰富，适合于“封装生态”中大量晶圆厂合作。这类企业多采用“平台化+定制化”的模式，通过合作获取前端晶圆、后段组装与测试能力，逐步向高密度互联、系统级封装（如 FOCoS、XDFOI）演进。

中国大陆 IC 设计企业数量不断增多，为封测企业拓展客户基础。受益政策支持、需求扩张与产业链配套能力提升等多重因素驱动，近年来我国IC 设计企业数量不断增加，从 2015 年的 736 家增长至 2024 年的 3626 家，2015—2024 年CAGR 为19.39%。2025 年 11 月 20 日，中国半导体行业协会魏少军表示，2025 年国内芯片设计产业销售额预计为 8,357.3 亿元，相比 2024 年增长 29.4％，5 年内有望达到万亿规模。各类 IC 设计企业数量持续增加，也为下游封测厂带来多元的产品结构和广泛的客户基础，封测厂的订单结构也从传统消费电子逐步向高算力、车规和工控等高附加值领域拓展，业绩有望迎来逐步释放。

我国大陆半导体封测行业处于全球领先地位，在先进封装领域布局完善。根据Trendforce 集邦咨询报告，2024 年全球前十大封测厂实现营收合计415.6 亿美元，同比增长 3%，其中有四家中国大陆企业 2024 年营收位列全球前十，分别为：长电科技、通富微电、华天科技和智路封测，大陆封测企业在规模方面处于全球领先地位，且在先进封装领域布局完善。

截至目前，中国大陆封测行业拥有长电科技、通富微电和华天科技三家大型封测企业，其封装形式布局完善，且具备业务规模优势。除三家大型封测企业外，凭借在细分领域积累的技术，中国大陆涌现出较多专注于特定领域或特定工序的新兴封测企业，如显示驱动芯片封测业务位居全国第一的颀中科技（688352.SH）、在CIS 封装领域布局领先的晶方科技（603005.SH），以及中国大陆第一家能够提供14nm 先进制程Bumping 服务的盛合晶微（申报阶段）等。

下游需求强劲，部分先进封测龙头厂商上调报价。据中国台湾工商时报1 月7日报道，受益下游 AI 相关半导体的强劲需求，封测行业相关订单保持较高能见度，台湾封测龙头厂商日月光 CoWoS 年底产能有望扩充至每月 3 万片，高于此前预估的2 万片。价格方面，预计日月光封测价格涨幅将达 5%—20%，高于此前预期的5%—10%。而据台媒《经济日报》报道，存储芯片缺货、涨价热潮，已经蔓延至下游封测领域。

受益云端、工控等需求回温，DDR4、DDR5 与 NAND 芯片拉货动能强劲，进一步点火后段封测需求，力成、华东、南茂等存储器封测厂订单涌进，产能利用率直逼满载，近期陆续调升封测价格，调幅最高达 30%。 相关封测厂透露，后续不排除启动第二波涨价。先进封装与测试为实现高性能 AI 芯片的必由之路，业内企业受益于下游AI的强劲需求以及相关产能的持续紧缺，销售毛利率有望迎来上行。

业内龙头企业推行股权激励或产能扩充计划，以应对行业景气上行。内资封测龙头企业长电科技于 2025 年 12 月 31 日宣布，旗下车规级芯片封测工厂JSAC 如期实现通线；1 月 4 日发布股权激励预案，解锁条件为 2026-2028 年相较于2024 年利润总额的复合增长率设定目标均不低于 10%，彰显企业发展信心；通富微电1 月9 日发布非公开发行预案，拟募资不超过 44.0 亿元，扣除发行费用后用于存储芯片、汽车、晶圆级封测、高性能计算及通信领域封测产能提升项目等；甬矽电子于1 月12 日发布对外投资的公告，拟投资人民币不超过 21 亿元，用于马来西亚集成电路封装和测试生产基地项目，建设内容主要为系统级封装产品，下游应用领域包括AIoT、电源模组等，以应对旺盛的下游市场需求。